Responsibilities: • Conduct BEV Battery supplier Risk Assessment to support sourcing through appropriate forums. • Conduct BEV Battery supplier engagement for new programs stick to APQP disciplines to achieve flawless quality launch, Capacity Planning and Verification. • Manage BEV Battery supplier emerging significant issues (Quality, manufacturing, supply issues, etc.) and drive risk mitigation. • Set up and follow robust problem solving process for Battery supplier process issues related for Stop Shipment/build, field service actions, prevent action closure etc. Qualifications: • Bachelor degree in engineering, master preferred. • 5 years or above experience on Technical/STA area in Auto OEM and 3 year experience on BEV Battery supplier management. • Experience in manufacturing process(es) of Battery and process control / Quality systems, tools and techniques / Project management experience / Supply/Crisis Management Experience. • Expertise on APQP, STA procedures, Quality Tools. • Strong ownership and self-motivated. Good communication skills and team-working tendencies. • A creative curiosity, collaborative ethic, hardworking enthusiasm, and driving personal vision • Ability to work under pressure. • Good English skill on writing and speaking.

岗位职责：1、供方选点评估； 2、供方年度审核计划的制定和实施； 3、供应商现场工艺纪律的检查； 4、供方品质问题反馈、追踪和验证； 5、供方月度/年度业绩评价和改善追踪； 6、供方数据监控及改善； 7、配合厂内精度提升和改善； 8、协助推动供方新品开发； 9、供方技术支持和培训； 技能要求： 1、 熟悉冲压基本专业知识,有新品开发经验可优先； 2.熟悉品质改善手法3.熟悉ISO9001：2015或IATF16949标准； 3.能够运用“过程方法”和风险思维开展二方审核； 4.能够准确地判定不符合项；6.能够有效地分析和验证纠正和预防措施的有效性； 5.熟悉五大核心工具； 6.对改善效果能够进行有效地评价和分析； 7.计算机水平：OFFICE软件操作系统； 8.外语水平: 一般； 9.其它技能:能识图，会使用计量器具。 职位福利：五险一金、加班补助、包吃、包住、高温补贴、免费班车、带薪年假

1、负责模块级和顶层逻辑综合，形式验证，静态时序分析； 2、协助PR团队完成约束维护和时序收敛； 3、负责芯片级约束文件集成，协助DFT团队完成DFT约束文件输出； 4、负责制定时序签收策略和标准，芯片级时序收敛，产生SDF文件以及协助验证团队完成后仿； 任职资格： 1、硕士及以上学历，微电子学相关专业； 2、具备数字中后端相关经验，熟悉掌握tcl/perl脚本语言； 3、工作认真细致，主动性强，良好的沟通能力；

本岗位工作地点北京或嘉兴（可根据人选意向决定）、试用期不打折、五险一金全额缴纳。 本岗位隶属类脑实验室。 岗位职责： 1. 负责芯片的floorplan, power plan,placement, CTS,Routing，RC抽取，STA等工作； 2. 优化布局布线并完成版图的物理验证 (DRC, LVS,Antenna)； 3. 负责完成timing closure & signoff。 任职要求： 1. 微电子、电子工程等相关专业硕士以上学历，要求3年以上Backend经验； 2. 熟练使用ICC2/Innovus/PT/Formality/Calibre/Formality/等后端EDA工具； 3. 熟练使用tcl/perl/shell/Python/Makefile等工具编程； 4. 具备16/12/7nm等深亚微米的大芯片项目经验，能够独立完成芯片/模块级的netlist to GDS流程； 5. 熟悉低功耗后端设计流程并从实现的角度优化芯片面积和功耗。

本岗位工作地点北京或嘉兴（可根据人选意向决定）、试用期不打折、五险一金全额缴纳。 本岗位隶属类脑实验室。 岗位职位： 1. 负责芯片的DFT实现流程，对大规模芯片的DFT设计实现有丰富的项目经验； 2. 负责制定全芯片的测试计划以及结构定义, 负责MBIST, Scan/ATPG, boundary scan的实现，验证以及测试向量生成； 3. 协助测试工程师解决DFT pattern在量产测试过程中遇到的问题，完成芯片ATE测试以及良率分析，最好具有一定的ATE调试经验。 任职要求： 1. 计算机/电子信息工程或相关领域硕士及以上学历,3年或以上DFT领域工作经验； 2. 熟悉DFT理论和方法，对综合、STA等ASIC实现流程有一定了解； 3. 熟悉Mentor或Synopsys 的DFT EDA工具使用； 4. 熟悉脚本语言开发：Makefile/Tcl等。

1、负责和前端设计人员完成芯片面积优化、功耗、时序分析以及版图规划； 2、负责数字芯片综合、Floorplan，从Netlist到GDS的物理实现； 3、协同前端设计部门优化设计性能和功耗； 4、负责PV、PI、ESD、DFM、封装选型等的设计与实现； 5、负责芯片时序分析以及时序收敛。 职位要求 1、本科及以上学历，微电子、集成电路等相关专业，熟悉后端设计和后端流程者优先； 2、熟练掌握前端EDA工具和流程如∶DC、PT、innovus、ICC2、Formality、Spyglass、ICC/ICC2/Innovus，PT，Starrc，Calibre等工具； 3、熟悉SDC和STA、熟悉ECO流程和低功耗流程； 4、熟悉Verilog等硬件描述语言、熟练掌握Makefile、Perl、shell和python； 5、极强的责任感，能够按时提交任务

1、负责模块/Top级的综合、形式验证、低功耗检查、STA等实现流程； 2、编写和维护实现流程中的SDC、upf等输入文件 3、实现流程中的PPA分析和优化； 4、与后端沟通迭代，参与signoff相关工作，确保流片质量。 1、**本科及以上学历，5年以上芯片前端实现相关经验； 2、深入理解IC实现流程，熟练掌握DC、Fomality、PT、conformal等EDA工具； 3、熟练使用Python/Perl/Tcl/Shell等脚本语言中的一种或以上； 4、具有较强的学习能力、沟通能力和良好的团队合作精神

职位描述： 1. 负责核心NPU模块的前端RTL signoff工作，包括RTL lint/cdc/sdc check等; 2. 负责SRAM的选型和PPA优化; 3. 负责核心NPU模块实现工作，包括Synthesis/Timing Optimization/Area reduction/STA/Formality check等; 4. 负责协同Design/DV团队,完成符合汽车安全要求的实现流程; 5. 负责协助Design生成UPF，进行RTL/Netlist Low-Power check; 6. 进行RTL/Netlist Level Power分析，推动全流程Power优化。 7. 协同后端完成sdc/timing的分析和收敛。 职位要求： 1. 有车规芯片实现流程经验者优先. 2. 计算机、电子、半导体相关专业本科及以上学历，3年及以上相关工作经验。 3. 熟练掌握Synopsys SDC/Synthesis/Formal/STA工具和流程，具有较强的环境建立能力。 4. 有PowerPro/PowerArtist/PTPX 等power分析优化实际经验。 5. 对DCG综合优化与后端一致性、STA signoff有实际经验者优先。 6. 对Memory Compiler工具熟悉者优先。 7. 对CLP/VC-LP等low power check工具熟悉者优先。 8. 具有较丰富的16nm及以下制程ASIC前端flow相关经验，至少一次成功流片经验。 9. 熟练掌握tcl/perl/shell/Makefile等语言，能够独立建立前端flow并进行优化。 10. 良好的沟通能力，快速学习实践以及团队合作能力。

职位描述： 根据自动驾驶芯片的产品需求，负责NPU子系统的设计与实现。 与系统、算法、软件、工具链、架构团队紧密合作，定义并完成NPU子系统的详细设计规格。 负责NPU子系统的前端设计工作，包括NPU算子开发、子系统数据通路设计、低功耗设计、NoC互连设计、子系统集成与前端综合实现等相关工作。 负责NPU子系统的性能分析、功耗评估、关键路径优化与整体面积改善等相关工作。 深度参与NPU模块级与系统级前/后仿、底层软件开发、软硬件协同调试等相关工作。 深度参与芯片后端迭代与芯片回片测试等相关工作。 职位要求： 计算机体系结构、微电子、电子科学等相关领域专业，硕士及以上学历。 具有NPU开发经验，对NPU相关算法和整体架构具有较为深刻的理解。 熟悉深度学习算法基本原理和常用网络结构，熟悉至少一种主流框架（TensorFlow、Caffe、PyTorch等） 熟练掌握NPU各类常用网络（RegNet、MobileNet、ResNet等）及其算子与性能指标。 熟练掌握Verilog、SystemVerilog、C/C++、Python等编程语言。 熟练掌握数字逻辑设计流程，熟悉Lint，CDC，Synthesis，STA和PR等流程及其工具的使用。 对CHI、ACE、AXI、DDR、PCIe、USB、Ethernet等总线协议具有一定的了解。 深入了解芯片设计流程中时序、功耗、面积，子系统集成、带宽需求、总线架构，布局布线，性能测试等相关问题。 善于沟通表达，乐于接受挑战，优秀的分析问题和解决问题的能力，以及快速的学习能力。

岗位职责： 1. 能够完成 RTL 到 GDSII 所有阶段的后端设计工作，包括以下步骤：Floorplanning、 Power Plan、CTS 、Timing Analysis 、IR-Drop Analysis，crosstalk Analysis， Formal Verification, STAR_RC ，STA and DMSA； 2. 熟悉 UPF/CPF 文件，能独立完成 Low power design flow； 3. 熟悉 Hierarchical design flow, 有 top level 经验者优先； 4. 精通 STA timing 分析，能使用 AOCV mode analysis； 4. 熟悉 innovus/ICC2 ，Formality, Primetime, Redhawk 等工具； 5.熟练使用 Tcl，Python，Yaml 等脚本建立自动化流程； 6. 具有基本英语听说读写能力，有较强的学习能力和团队协作精神； 7. 具备较强的电路分析，模拟电路，数字电路专业基础知识。 任职要求：本科及以上学历，电子工程/微电子/通信/自动化等相关专业

职位职责： 1. 负责ASIC芯片的RTL设计与集成 2. 负责ASIC芯片的逻辑设计优化和设计流程优化 3. 负责ASIC芯片的验证 职位要求： 1. 微电子、计算机等相关专业本科及以上学历，3年及以上IC设计经验 2. 对芯片前端设计有深入理解，有坚实的RTL设计基础，精通Verilog等硬件设计语言 3. 熟悉ASIC芯片的前端设计，有过28nm，22nm，14nm或更先进工艺流片或量产经验者优先 4. 深入理解芯片架构和微架构设计 5. 熟悉DDR/PCIE/HBM等协议，有相关的IP集成经验 6. 熟悉ASIC实现流程，有综合/STA等经验 7. 有CPU高性能计算的设计经验者优先 8. 有同态加密算法设计经验者优先 9. 自律，有良好的英语阅读能力，有主动学习，深入分析和解决问题的能力

职位职责： 1. 负责ASIC芯片的RTL设计与集成 2. 负责ASIC芯片的逻辑设计优化和设计流程优化 3. 负责ASIC芯片的验证 职位要求： 1. 微电子、计算机等相关专业本科及以上学历，3年及以上IC设计经验 2. 对芯片前端设计有深入理解，有坚实的RTL设计基础，精通Verilog等硬件设计语言 3. 熟悉ASIC芯片的前端设计，有过28nm，22nm，14nm或更先进工艺流片或量产经验者优先 4. 深入理解芯片架构和微架构设计 5. 熟悉DDR/PCIE/HBM等协议，有相关的IP集成经验 6. 熟悉ASIC实现流程，有综合/STA等经验 7. 有CPU高性能计算的设计经验者优先 8. 有同态加密算法设计经验者优先 9. 自律，有良好的英语阅读能力，有主动学习，深入分析和解决问题的能力

中短期（1~3年内），需要直接带项目，后续不必亲自参与项目，更多的是团队管理和体系建设及人才培养的工作，逐步成为团队业务领头人的角色 ,项目实施以远程方式开展。 岗位职责： 1、负责项目设计开发流程体系规范建设，优化项目设计开发流程； 2、负责技术支持，提供芯片后端设计和验证相关的技术支持，作为专家参与项目的评审把关，必要时为客户项目验证和Debug提供技术支持； 3、负责管理项目开发过程的全流程细化管控和管理，项目进度、风险、质量、需求变更的管控，以及项目关键节点的管理； 4、负责数字团队建设工作，主持和参与团队建设工作，逐步建立和完善人才培训培养体系； 5、完成上级交代的其他任务。 任职要求： 1、电子/微电子/集成电路等相关专业，本科学历及以上，5年及以上工作经验； 2、熟练掌握Netlist to GDSII全流程，精通STA 时序分析、PV 物理验证、SI/PI 信号/电源完整性分析 的一项或多项；有RTL综合或DFT设计能力和经验者优先； 3、有大规模SOC芯片的全芯片后端设计和验证能力及成功流片经验，具备先进工艺（22nm或更小工艺）的项目后端设计能力和经验者优先； 4、具备较丰富的项目管理或团队管理经验；或有很好的管理能力和潜力； 5、工作严谨，认真负责，有良好的主动性和责任感，愿意全情投入到项目和团队工作中。

岗位职责∶ 1、负责开发优化逻辑设计到物理实现的流程和环境，包括SYN、PR和STA； 2、负责前端full chip RTL的静态验证到netlist的deliver所有环节； 3、负责SoC的划分以及子系统的综合； 4、协同前端设计部门优化设计性能和功耗 5.负责新工艺、EDA工具和流程方面的评估与研究。 任职资格∶ 1、本科及以上学历，微电子、集成电路等相关专业，熟悉后端设计和后端流程者优先； 2、熟练掌握前端EDA工具和流程如∶DC、PT、VCLP、Formality、Spyglass/Oin等； 3、熟悉SDC和STA、熟悉ECO流程和低功耗流程； 4、熟悉Verilog等硬件描述语言、熟练掌握Makefile、Perl、shell和python； 5、极强的责任感，能够按时提交任务。

Responsibilities: • Conduct IAI supplier Risk Assessment to support sourcing through appropriate forums. • Conduct IAI supplier engagement for new programs stick to APQP disciplines to achieve flawless quality launch, Capacity Planning and Verification. • Manage IAI supplier emerging significant issues (Quality, manufacturing, supply issues, etc.) and drive risk mitigation. • Set up and follow robust problem solving process for IAI supplier process issues related for Stop Shipment/build, field service actions, prevent action closure etc. Qualifications: • Bachelor degree in engineering, master preferred. • 5 years or above experience on Technical/STA area in Auto OEM and 3 year experience on IAI supplier management. • Experience in manufacturing process(es) of IAI and process control / Quality systems, tools and techniques / Project management experience / Supply/Crisis Management Experience. • Expertise on APQP, STA procedures, Quality Tools. • Strong ownership and self-motivated. Good communication skills and team-working tendencies. • A creative curiosity, collaborative ethic, hardworking enthusiasm, and driving personal vision • Ability to work under pressure. • Good English skill on writing and speaking.