【Related positions：GPU SOC Design Engineer/ASIC Design Engineer/IP Design Engineer/SOC Methodology Engineer/Senior ASIC Infrastructure Engineer Level:Junior-Mid-Senior】 The NVIDIA GPU clocks group is looking for an excellent Senior ASIC Design Engineer to join the team. The Team is responsible for crafting all aspects of GPU clocking. We collaborate with the frontend design team to understand the clocking requirements for the chip, and work with backend teams to understand the physical restrictions. The GPU clocks group architects, designs and validates the clocks RTL. The complexity of clocks RTL has increased many fold to support our features that power our product lines ranging from consumer graphics to self-driving cars and the growing field of artificial intelligence. What you’ll be doing: • As a Clocks team member, you will collaborate with other architects, ASIC designers and verification engineers to design high frequency and low power clocks. • You should be able to engage with multiple teams and design the GPU clocks to satisfy all the architectural constraints. • You will need to run and enhance some in-house flow to guarantee the good quality of clocks RTL and netlist, drive the issues to close. • Together with other team members, we deliver clock information to SOC verification team, timing and DFT teams. You will use Perl/Python to improve the productivity of the above teams. • Collaborate with software and silicon solution team to debug GPU clock silicon bugs in our new products. What we need to see: • BS or (MS preferred) in EE or equivalent experience. • Your ability to thrive in a dynamically changing environment. • Validated experience in RTL design (Verilog), verification and logic synthesis. • Your strong coding skills in Perl or Python or other industry-standard scripting languages. • Deep understanding of sub-micron silicon issues like noise, cross-talk, and OCV effects is a plus. • Good understanding of backend flows and requirements is a plus. • DFT knowledge is a plus. • Experience in implementing on-chip clocking networks is desirable. Ways to stand out from the crowd: • Excellent analytical and problem-solving skills. • Fluent English (both written and spoken) and excellent communication skills. • Good team work spirit, easy to cooperate with team members.

工作职责: 1、根据电路设计规格要求和芯片实现设计，负责开发测试电路板； 2、根据测试方案，推动硬件测试开展及输出测试结果； 3、根据项目需求和产品设计进行功能和性能测试； 4、对缺陷进行跟踪、分析； 5、撰写设计、仿真、测试报告，工作文件归档整理，和团队及时沟通解决问题； 6、完成领导安排的其它工作。 任职资格: 1、 电子、集成电路、生物医学、自动化、仪器与信号测量等相关专业*****本科及以上学历，0-2年工作经验，且具备测试工作经验； 2、具备良好的CMOS/模拟电路/数字电路知识基础； 3、掌握Protel、AD、PADS、Allegro等EDA工具，能独立完成原理图和PCB Layout设计； 4、熟悉常用电子元器件原理和特性，熟悉电子产品制造工艺； 5、具备一定的英语阅读能力； 6、 熟悉各种常规测试仪表的使用，可独立进行芯片测试和分析测试结果； 7、具备较强的分析定位问题及主动推动问题解决的能力； 8、工作细致认真，责任心强，有良好的团队沟通、协作精神。

岗位职责： 1.负责芯片顶层或IP集成验证 2.与设计人员共同制定验证规格和测试计划，并搭建基于UVM的验证平台 3.执行验证计划，编写测试用例，开展递归测试，完成问题的调试和修复 4.负责覆盖率收敛，并设计和编写测试用例完成signoff前的cross-check 5.开展门级功能和时序仿真 6.为芯片的bringup提供支持 职位要求： 1.微电子、计算机、通信等相关专业，硕士及以上学历 2.熟悉IC验证流程，具备丰富的IP/SOC验证以及成功流片的经验 3.熟悉SystemVerilog和UVM验证方法学 4.熟悉AXI/APB/AHB等总线协议 5.熟悉时钟、复位以及低功耗验证 6.熟悉门级仿真 7.能够识别项目风险点，具备团队协作精神，思路清晰，爱钻研，具备抗压能力

职位描述： 1、参与验证环境搭建和参考模型的开发； 2、参与焦点和伪随机激励开发、验证、及覆盖率分析； 3、参与芯片验证环境的日常维护； 4、参与项目中验证环境和激励的入库； 任职资格： 1、重点大学本科及以上学历，有相关工作经验者优先； 2、了解计算机系统和数字电路设计流程； 3、熟悉Verilog、SystemVerilog等硬件描述语言； 4、熟悉UVM验证方法学； 5、熟悉Candence和Synopsys的仿真软件使用流程，能运用Python、Perl、Tcl等脚本语言解决问题； 6、工作认真、积极主动、严谨、敬业、有较强的沟通能力与团队组织协调能力；

规划复杂数字设计块的验证，创建验证环境，与设计工程师一起调试测试，提供正确的设计模块

1. sv 2. uvm 3. verilog

岗位职责： 1、芯片模块级、子系统级或SOC系统级验证任务； 2、根据项目需求，参与制定芯片验证计划和验证方案； 3、搭建验证环境，开发定向/随机测试用例； 4、开展全面的覆盖率分析和回归测试； 5、与逻辑设计及后端相关人员沟通合作，完成芯片全流程验证与测试。 任职要求： 1、3年以上IC验证经验，微电子、计算机、通信等相关专业，本科及以上学历； 2、熟悉IC验证流程，熟悉UVM、ABV或形式化等验证方法、工具和流程； 3、熟练使用Verilog、SystemVerilog硬件描述语言； 4、具有arm soc验证经验者优先； 5. 参与过MCU相关的验证工作，具有sdio，i2c，uart，spi，dma等外设验证经验者优先； 6、熟悉常用的计算机总线（包含系统总线和局部总线）优先，如AMBA总线、高速外设总线 (DDR、PCIE等）、低速外设总线 (UART、IC、SPIGPIO等）； 7、熟悉计算机体系结构优先； 8、具备良好的沟通协调能力和团队合作精神，责任心强。 9 . 能够识别项目风险点，具备团队协作精神，思路清晰，爱钻研，具备抗压能力 10. 有过团队管理经验优先

工作职责： 1. 与IC设计工程师和系统工程师密切合作，理解模块及芯片设计规格。根据设定的芯片构架，负责编写芯片项目的RTL及网表的相关验证文档，负责开发数字电路模块级和系统级验证方案； 2. 开发验证平台，使用Verilog, System Verilog, UVM/OVM/VMM验证方法学,等硬件设计验证语言/工具，熟悉基于断言验证方法SVA，实现高效率的芯片功能，进行模块及SoC系统级验证工作； 3. 能够根据项目要求产生测试计划，产生代码及功能覆盖率，撰写验证报告； 4. 验证环境和验证脚本工具（Shell/Perl/Tcl/Makefile），并维护验证流程，配合芯片设计工程师查找修复设计缺陷； 5. 能够独立完成RTL级仿真和门级时序（带反标）仿真完成验证执行和Debug，满足Tape Out需求。 岗位需求： 1. 电子工程类本科及以上学历，三年及以上经验； 2. 熟悉数字电路验证流程； 3. 熟悉数字IC设计流程，熟悉UVM/VMM/OVM验证方法学，熟练掌握Verilog或System Verilog/SVA硬件设计验证语言； 4. 熟悉Linux工作环境，熟练使用脚本语言进行设计工具及环境开发如Makefile，Perl, Shell, TCL等； 5. 熟练掌握Cadence, Synopsys, Mentor逻辑仿真工具； 6. 熟悉基于断言验证方法，能够根据项目要求产生测试计划，产生代码及功能覆盖率，熟悉网表级带反标仿真验证调试； 7. 熟练使用仿真和调试工具，如VCS、NCSIM、Verdi等； 8. 有数模混合验证经验，能够搭建混合仿真的验证平台，并完成调试；能够搭建FPGA平台验证及调试,灵活配合软硬件验证方法并应用于产品验证； 9. 熟悉ARM Cortex-M处理器者优先； 10. 熟悉一种版本管理工具： SVN, GIT；

1. 负责先进验证方法与验证平台的评估，验证平台搭建和维护，统筹和管理整个安全子系统的验证工作； 2. 根据系统设计和方案制定完备的功能验证计划，根据验证计划编写功能/性能/异常测试，完成各种覆盖率的收集和分析，完成模块级和系统级的验证和交付； 3. 指导团队中没有经验的工程师进行工作。

职位描述 岗位职责 1. 承担芯片模块级、子系统级或SoC系统级验证任务； 2. 根据项目需求，参与制定芯片验证计划和验证方案； 3. 搭建验证环境，开发定向/随机测试用例； 4. 开展全面的覆盖率分析和回归测试； 5. 与逻辑设计及后端相关人员沟通合作，完成芯片全流程验证与测试。 岗位要求 1. 计算机、微电子、电子电气、软件等相关专业本科或以上学历； 2. 熟悉UVM、ABV或形式化等验证方法、工具和流程； 3. 熟练使用Verilog、SystemVerilog硬件描述语言； 4. 熟悉C/C++、Perl或Python脚本； 5. 熟练使用Linux系统工具和命令； 6. 熟悉常用的计算机总线（包含系统总线和局部总线）者优先，如AMBA总线、高速外设总线（DDR、PCIE等）、低速外设总线（UART、IIC、SPI、GPIO等）； 7. 熟悉计算机体系结构优先； 8. 具备良好的沟通协调能力和团队合作精神，责任心强。 福利待遇： 1、购买五险一金 ； 2、各种节假日礼品\、项目奖金，带薪年假； 3、提供零食+下午茶; 4、周末双休，弹性的上班时间； 5、优美的办公环境，良好的工作氛围 。

参与ASIC/FPGA功能模块的方案设计 负责相应模块的RTL编码实现 协同验证团队进行单元验证和集成验证 负责相应模块的逻辑综合、时序收敛、设计优化、上板调试 负责相应模块的设计文档和用户手册的撰写以及维护 任职要求： 熟悉Verilog RTL 编码、跨时钟域处理、逻辑综合约束、时序收敛等基本技能 熟悉PCIE ,NVME, DMA ,VIRTIO; 熟悉ARM/RISC-V，SoC集成，有SerDes、PCIE、AXI、DDR等IP的应用经验者优先 2年以上相关工作经验。

具体的工作职责包括： - 应用先进的芯片验证方法和技术，对芯片的设计、架构及微架构进行验证 - 定义验证范围，支撑验证框架架构开发工作 - 参与设计与代码审查 - 协同公司芯片架构工程师、设计工程师、软件工程师，共同完成验证目标 岗位要求 - 本科以上学历，硕士、博士更优；电子、计算机、物理、数学等相关理工科专业 - 具备使用随机激励、功能覆盖、基于断言验证方法的经验 - 具备使用C++或SystemVerilog的面向对象编程能力 - 对主流设计及验证工具（VCS 或相近仿真工具、Verdi、GDB等调试工具）及验证方法学（如UVM等）有所了解 - 熟悉硬件加速仿真技术为佳，如Zebu, FPGA - 善于进行调试验证和找寻复杂问题的解决方法 - 英文听说读写能力熟练 - 优秀的学习能力、沟通能力、责任心和团队协作能力 - 有跨地域、跨时区, 跨语言协作经验的优先考虑

任职要求 1、负责无线通信芯片系统及单元模块的验证平台的搭建和维护； 2、编写芯片项目的验证需求、验证规程、验证用例、验证报告； 3、负责验证模型开发； 4、负责模块级、系统级验证，及后仿真验证； 5、统计功能覆盖率和代码覆盖率； 6、负责同硬件及软件工程师完成FPGA原型验证。 任职资格 1、重点院校**本科以上学历，电子、通信、计算机、微电子等相关专业，硕士5年、本科7年以上相关工作经验； 2、熟练使用Verilog、SystemVerilog语言； 3、熟悉UVM/VMM/OVM验证方法学，具有搭建验证平台的能力； 4、能够熟练使用仿真调试工具，如VCS/IUS和verdi； 5、掌握脚本语言，如makefile和python等； 6、具有较强的学习能力、沟通能力和良好的团队合作精神。

岗位职责： 1、搭建验证平台，编写验证自动化脚本，加速验证过程和提升验证的自动化； 2、制定芯片的验证计划并且监督和执行计划，参与芯片系统级验证, 模块级验证和后仿真； 3、负责解决芯片验证过程中的工具和环境问题。 岗位要求： 1、精通Linux/Unix环境，熟练掌握Perl/Python，C/C++和 Unix Shell脚本语言； 2、精通Verilog和System Verilog语言；熟练使用VCS, Verdi等主流EDA仿真工具； 3、精通芯片验证流程和UVM验证方法学，可以使用UVM+SystemVerilog搭建验证平台； 4、有较强的技术文档撰写能力； 5、3年或者3年以上设计或者验证工程师经验，有过至少1个ASIC/SOC项目的流片经验； 6、具备以下技能者优先考虑: 对以太网物理层协议，serdes物理层协议熟悉者优先

1、熟悉芯片验证整体流程； 2、2年以上验证经验 3、电子/通信/计算机专业,985/211硕士及以上学历,优秀本科生可放宽要求 4、熟悉Verilog和System Verilog，熟悉VMM/UVM/OVM验证方法学 5、乐观积极，有很好的团队合作精神认可创业文化 有以下经验者优先（一条或多条） 1、有数据通路部分核心模块/子系统验证； 2、有智能网卡相关卸载模块功能/virtio相关验证经验的优先； 3、有TLS相关功能验证经验的优先； 4、有3年集成验证经验优先 5、能够识别验证的重点/难点，能够针对性的给出一定的验证策略 5、有DPU、智能网卡芯片验证经验优先 6、有PCIE接口验证经验，有其他高速或者低速口经验更佳； 7、有SOC验证经验更佳； 8、熟练掌握SV、UVM，能够按照规格说明对立完成验证件编码； 9、能够独立搭建验证平台，能够在已有平台基础上集成公共组件