职责描述：
1、参与FPGA功能模块的方案设计
2、负责相应模块的RTL开发
3、协助验证团队进行单元验证和集成验证
4、负责对应模块的逻辑综合、时序收敛、设计优化、上板调试
5、负责相应模块的设计文档和用户手册的撰写和维护
6、负责现场问题的跟踪与解决

任职要求：
1、熟悉Verilog/VHDL/System Verilog编码、跨时钟处理、逻辑综合约束、时序收敛等基本技能
2、熟悉PCIE 、10G PHY +MAC、DDR
3、三年以上相关工作经验
4、熟悉Xilinx、Intel FPGA底层结构
5、熟悉PCIE DMA、10G PHY低延时场景应用的优先
6、熟悉Tcam原理以及类似快速查找法的优先
7、具有TCP/IP协议栈开发经验的优先
8、有智能网卡工作经验的优先。