1、负责芯片及相关逻辑模块的规格定义，逻辑设计，RTL代码编写，仿真验证，可测性设计；
2、负责芯片逻辑集成，前端的综合、时序分析，仿真及与后端交互；
3、负责全芯片的混合仿真及相关环境建立。

1、本科及以上学历，微电子，电子工程及其相关专业；
2、五年以上数字IP和SoC设计相关经验，有28nm, 40nm, 90nm等工艺流片经验优先；
3、精通Verilog和C语言，了解各种硬件逻辑结构和相关验证方法；
4、熟练掌握各种前端SoC设计EDA工具，具有一定的文档编辑和处理能力；
5、具有DDR4、ECC和memory BIST等相关经验者优先；
6、具有良好的沟通能力和团队精神。