DDR IO工程师 12k-20k

岗位职责：
1. 负责高速接口电路模块的设计仿真和timing lib，ibis，datasheet等文件的生成；
3. 测试、验证、QA计划并执行设计审查；
4. 与数字及版图设计师合作并实现IP完整化。

岗位要求：
1. 电子工程相关专业；
2. 对模拟信号电路块方面有一定的理解，例如接口电路、或其他模拟模块之一如放大器、比较器、偏置电路、带隙、LDO稳压器等）；
3. 具有Cadence Vrtuoso、Hspice/Spectre等使用经验；
4. 对timing lib，ibis文件产生等IP的开发流程有了解；
5. 具有解决问题的能力和持续学习的意愿。