模拟集成电路设计工程师(研...20k-30k·13薪

成都在校/应届硕士及以上IC设计工程师
岗位所属职位类型
全职

  • Verilog
  • Cadence
  • 集成电路
维客昕微研发中心
分享到微信
微信扫一扫,用小程序打开分享
收藏
职位诱惑:

信任年轻人+股权激励

职位描述:

职位描述:

参与定义芯片的设计规格及架构;独立开发电路模块,包括规格定义,架构设计,RTL编写、综合及仿真;参与芯片级的集成、验证和设计实现;


职位要求:

1.集成电路设计、微电子等相关专业硕士研究生学历;

2.对于模拟电路方向,熟悉Cadence模拟设计流程,能够独立完成模拟集成电路模块的设计和验证;

3.对于数字电路方向,熟悉cadence或者synopsys综合流程,熟练掌握verilog语言,能够独立完成数字集成电路模块的设计和验证;

4.具有一定的版图设计能力;

5.有芯片设计相关经验者优先;有流片经验者优先;英文阅读能力强者优先。

工作地址

成都 - 高新区- (西区)百草路366号萃峰国际23栋查看地图

职位发布者:

拉勾安全提示
· 求职中如遇招聘方扣押证件、要求提供担保或收取财物、强迫入股或集资、收取不正当利益或其他违法情形,请立即举报
· 如遇岗位要求海外工作,请提高警惕,谨防诈骗
面试评价
【查看更多评价】
该职位尚未收到面试评价
成都维客昕微电子有限公司

维客昕微

相似职位