Analog Design Engineer 模... 20k-35k

南京经验1-3年硕士及以上IC设计工程师
岗位所属职位类型
全职

    VeriSilicon
    分享到微信
    微信扫一扫,用小程序打开分享
    收藏
    职位诱惑:

    五险一金,定期体检,交通补贴

    职位描述:

    Responsibilities:
    1. Develop analog circuits independently, including circuit design, simulation, testing, debugging and improvement;
    2. Good skills of the EDA tools for circuit design;
    3. Write technical documents;
    4. Supervise layout design;
    5. Provide technical support for Customer/FAE/Sales.

    Requirements:
    1. Master degree in EE;
    2. Good knowledge in at least one of the following disciplines: VCO, PLL, PCIE, USB, SATA, LVDS, HDMI, and other high speed interface;
    3. Good knowledge regarding CMOS analog layout design;
    4. Good understanding about the entire development flow of IC design, including process, package, testing, etc;
    5. Fluent in both English and Chinese;
    6. Self motivated, good communication skill and team work spirit.

    工作职责:
    1. 独立开发模拟电路,包括电路设计、仿真、测试、调试及改进;
    2. 能熟练使用相关EDA工具进行电路设计;
    3. 撰写相关技术文档;
    4. 指导版图设计;
    5. 为客户,应用工程师,销售人员提供技术支持。

    职位要求:
    1. 电子专业,硕士以上学历;
    2. 至少对以下项目中有一项经验丰富:VCO, PLL, PCIE, USB, SATA, LVDS, HDMI以及其他高速接口;
    3. 熟知CMOS 工艺模拟版图设计;
    4. 熟知完整IC设计流程,并对工艺、封装、测试等有一定认知;
    5. 中英文流利;
    6. 勤奋踏实,良好的沟通能力和团队合作精神。

    工作地址

    南京 - 玄武区- 星火路17号创智大厦B座22层查看地图
    拉勾安全提示
    · 求职中如遇招聘方扣押证件、要求提供担保或收取财物、强迫入股或集资、收取不正当利益或其他违法情形,请立即举报
    · 如遇岗位要求海外工作,请提高警惕,谨防诈骗
    温馨提示
    · 该职位由前程无忧授权在拉勾网发布,如有任何疑问,请联系拉勾客服:4006 282 835 (9:30 - 18:30)
    面试评价
    【查看更多评价】
    该职位尚未收到面试评价
    芯原微电子(上海)股份有限公司

    VeriSilicon

    • 不需要融资

      发展阶段
    • 500-2000人

      规模

    相似职位