全定制数字电路工程师（2025届） 15k-22k

岗位职责：
1.负责 Flash 存储芯片中数字模块的电路级实现与验证；
2.参与全定制数字电路（如译码器、状态机、时序逻辑等）的设计、仿真与版图协同；
3.使用 Cadence 平台进行电路设计、后仿真与性能优化；
4.协助完成版图检查（DRC/LVS）、后仿真分析以及芯片流片支持工作。

任职资格：
1. 硕士及以上（本科优秀者亦可），微电子专业或者集成电路专业；
2.熟悉数字电路设计原理（组合逻辑、时序逻辑、状态机等）；
3.熟悉 Verilog HDL，能独立编写并验证中小规模数字模块；
4.掌握基本的模拟电路知识，能理解晶体管级数字门电路结构（如反相器、触发器、锁存器）；
5.熟悉 Cadence Virtuoso、HSPICE 或 Spectre 等EDA工具者优先；
6.有扎实的电路理论基础、较强的逻辑思维与学习能力；具备良好的沟通与团队协作能力，对 IC 设计充满热情。

【加分项】
1.有在校项目或实习中进行过全定制数字设计（如寄存器阵列、译码器、时序电路等）；
2.了解版图约束（布局布线、门延时、时钟树等）；
3.了解 SRAM / Flash 或混合信号设计流程者优先；
4.有 Python / SKILL 脚本经验者加分（用于设计自动化）。