职位描述：
1、参与验证环境搭建和参考模型的开发；
2、参与焦点和伪随机激励开发、验证、及覆盖率分析；
3、参与芯片验证环境的日常维护；
4、参与项目中验证环境和激励的入库；
任职资格：
1、重点大学本科及以上学历，有相关工作经验者优先；
2、了解计算机系统和数字电路设计流程；
3、熟悉Verilog、SystemVerilog等硬件描述语言；
4、熟悉UVM验证方法学；
5、熟悉Candence和Synopsys的仿真软件使用流程，能运用Python、Perl、Tcl等脚本语言解决问题；
6、工作认真、积极主动、严谨、敬业、有较强的沟通能力与团队组织协调能力；