数字设计工程师（DDR） 35k-70k

工作职责:
1. 负责LPDDR5/LPDDR5x/LPDDR4x PHY 数字部分设计开发, 包括性能、功耗、带宽、延迟和面积分析;
2. 参与开发training流程和training算法;
3. 配合后端工程师完成时序分析及收敛;
4. 参与DDR子系统的集成和仿真支持;
5.协同验证团队制定测试计划，支持FPGA原型验证及硅后调试。编写技术文档（Design Spec、CDC报告等）。
任职资格:
1. 研究生及以上学历，微电子或相关专业；
2. 5年以上ASIC设计经验，熟悉芯片设计流程；
3. 熟悉DDR相关协议；
4. 熟悉DDR子系统设计和验证，熟悉Boot up和training流程；
5. 了解总线架构，能够分析系统及DDR bandwidth；
6. 有DDR子系统的研发、回片调试和成功量产的经验优先；
7. 有较强的问题分析及解决能力，团队沟通及合作能力。