工作地点杭州之江实验室新园区

岗位职责：
以下一条或多条：
1)参与芯片的SoC架构设计，和算法的硬件实现优化
2) 完成模块级架构设计，RTL实现、验证，参与芯片开发全流程
3) 承担芯片SOC级集成设计开发任务，集成验证、软硬件协同验证环境建设
4) 负责芯片/子系统级综合、形式验证、静态时序分析，综合网表交付
5) 根据系统性能功耗和成本要求，优化架构设计
6) 解决芯片设计实现过程中的技术问题，确保关键规格的达成

职责要求：
1)电子或者计算机相关专业硕士学历；
2)熟练使用SystemVerilog、Verilog、Chisel等硬件设计语言；
3)熟悉UNIX环境脚本语言者优先；
4)熟练使用Synopsys或Cadence数字集成电路设计工具链；
5)熟悉ASIC设计流程，了解芯片制造、测试和应用的概念和流程，熟悉复杂的数据通路与控制通路的逻辑设计、综合和静态时序分析具有较强的学习和独立解决问题的能力和较强的沟通能力和团队协作能力；
6) 具备一定的英文阅读能力，能熟练阅读英文文献、文档等。