工作地点杭州之江实验室新园区

岗位职责：
以下一条或多条：
1) SoC前端设计和集成，SoC IP设计以及系统验证；

2) 据系统芯片功能和性能要求对模块进行设计规划，编写规格说明书和用户手册，根据设计规范和接口时序完成详细文档设计，并使用Verilog实现模块的RTL描述；

3) 根据模块设计规格，负责模块在SoC模拟验证环境、FPGA原型验证环境的集成，编写时序约束脚本，并协助FPGA工程师完成模块的FPGA综合，协助后端工程师完成模块的物理实现；

4) 根据模块设计规格，协助验证工程师完成模拟验证大纲、FPGA验证大纲，开发测试向量，协助完成验证目标。

职责要求：
1)电子或者计算机相关专业硕士学历；
2)熟练使用SystemVerilog、Verilog、Chisel等硬件设计语言；
3)熟悉UNIX环境脚本语言者优先；
4)熟练使用Synopsys或Cadence数字集成电路设计工具链；
5)熟悉AMBA总线架构，熟悉以下SoC子系统之一：Memory (DDR控制器, DDR PHY, LPDDR3/4协议),多媒体(camera ISP, LCD控制器), SoC外设接口(DSI, CSI, UART, SPI, I2C, I3C), MIPI PHY (D-PHY (DSI/CSI), M-PHY, UniPro),存储系统: eMMC, UFS, raw NAND, SPI NOR；
6)具有较强的学习和独立解决问题的能力和较强的沟通能力和团队协作能力；
7) 具备一定的英文阅读能力，能熟练阅读英文文献、文档等。