高级ASIC研发工程师40k-70k

上海经验5-10年本科及以上IC设计工程师
岗位所属职位类型
全职

  • Verilog
  • IT技术服务|咨询
  • ARM
  • 数据服务|咨询
融数联智
分享到微信
微信扫一扫,用小程序打开分享
职位诱惑:

五险一金 年终奖金 弹性工作 股票期权

职位描述:

职位职责:
1. 负责ASIC芯片的RTL设计与集成
2. 负责ASIC芯片的逻辑设计优化和设计流程优化
3. 负责ASIC芯片的验证

职位要求:
1. 微电子、计算机等相关专业本科及以上学历,3年及以上IC设计经验
2. 对芯片前端设计有深入理解,有坚实的RTL设计基础,精通Verilog等硬件设计语言
3. 熟悉ASIC芯片的前端设计,有过28nm,22nm,14nm或更先进工艺流片或量产经验者优先
4. 深入理解芯片架构和微架构设计
5. 熟悉DDR/PCIE/HBM等协议,有相关的IP集成经验
6. 熟悉ASIC实现流程,有综合/STA等经验
7. 有CPU高性能计算的设计经验者优先
8. 有同态加密算法设计经验者优先
9. 自律,有良好的英语阅读能力,有主动学习,深入分析和解决问题的能力

工作地址

上海 - 浦东新区- 盛夏路169号A座513室查看地图

职位发布者:

拉勾安全提示
· 求职中如遇招聘方扣押证件、要求提供担保或收取财物、强迫入股或集资、收取不正当利益或其他违法情形,请立即举报
· 如遇岗位要求海外工作,请提高警惕,谨防诈骗
面试评价
【查看更多评价】
该职位尚未收到面试评价
北京融数联智科技有限公司

融数联智

相似职位