岗位职责：
1. 能够完成 RTL 到 GDSII 所有阶段的后端设计工作，包括以下步骤：Floorplanning、
Power Plan、CTS 、Timing Analysis 、IR-Drop Analysis，crosstalk Analysis，
Formal Verification, STAR_RC ，STA and DMSA；
2. 熟悉 UPF/CPF 文件，能独立完成 Low power design flow；
3. 熟悉 Hierarchical design flow, 有 top level 经验者优先；
4. 精通 STA timing 分析，能使用 AOCV mode analysis；
4. 熟悉 innovus/ICC2 ，Formality, Primetime, Redhawk 等工具；
5.熟练使用 Tcl，Python，Yaml 等脚本建立自动化流程；
6. 具有基本英语听说读写能力，有较强的学习能力和团队协作精神；
7. 具备较强的电路分析，模拟电路，数字电路专业基础知识。
任职要求：本科及以上学历，电子工程/微电子/通信/自动化等相关专业