本岗位工作地点北京或嘉兴（可根据人选意向决定）、试用期不打折、五险一金全额缴纳。

本岗位隶属类脑实验室。

岗位职责：
1、负责SOC软硬件接口定义和制定设计方案，IP整合，完成RTL设计；
2、负责模块的逻辑仿真和系统的板级调试，定位问题并修改；
3、负责面积、性能与功耗的优化，定位系统瓶颈并优化；
4，与后端设计团队合作对SoC后端设计结果进行评估及优化；
5, 与SoC验证团队及FPGA团队合作进行对应的仿真测试。

任职要求：
1、计算机、电子、通讯、微电子类等硕士毕业，具备数字电路设计，计算机体系结构等基础知识；
2、熟练使用Verilog HDL/VHDL语言进行代码开发；
3、熟悉软硬件协同设计者优先，有过tape-out经验者优先；
4、熟悉PCIe、DDR、MIPI和Serdes 等高速接口或者协议的一种；
5、熟悉计算机体系结构（cache 一致性协议和GIC），AMBA协议和NOC架构；
6、熟悉SOC的低功耗设计，理解时钟和复位结构，Power Domain 管理。