工作职责
1、参与系统架构设计，完成模块分解，梳理系统验证功能列表；
2、负责验证环境搭建，包括定向验证、随机验证和各级系统验证的回归收敛；
3、参与原型验证，包括FPGA（Emulator）系统级验证用例开发、问题定位和错误修改；
4、完成覆盖率收集和分析；梳理验证流程，形成验证规范，完成验证报告编写；
任职资格
工作要求
1、*****本科及以上学历，计算机、电子或微电子（集成电路）专业优先；
2、8年及以上研发经验，其中至少3年及以上UVM验证相关经验；
3、精通Verilog/System Verilog/C/TCL，熟练使用各种EDA工具；
4、熟悉UVM验证方法学，有模块级与系统级验证经验；
5、熟悉芯片验证方法，完成功能与代码覆盖率收集，有流片经验优先；
6、在数据中心计算、存储和网络硬件设计方面有经验者优先；
7、诚实守信、作风踏实严谨、责任心强，具备良好团队协作能力精神；
8、40周岁（含）以内，身心健康；
9、过往工作业绩优秀，或有知名互联网/IT、云服务头部企业工作经验者，年龄、工作年限可适当放宽。