1、负责模块级和顶层逻辑综合，形式验证，静态时序分析；
2、协助PR团队完成约束维护和时序收敛；
3、负责芯片级约束文件集成，协助DFT团队完成DFT约束文件输出；
4、负责制定时序签收策略和标准，芯片级时序收敛，产生SDF文件以及协助验证团队完成后仿；

任职资格：
1、硕士及以上学历，微电子学相关专业；
2、具备数字中后端相关经验，熟悉掌握tcl/perl脚本语言；
3、工作认真细致，主动性强，良好的沟通能力；