职责描述：
1. 与IC设计工程师和系统工程师密切合作，负责IC设计项目相关验证计划的制定，验证
结果的评审，并根据项目的特点制定不同的验证策略、方案；
2.开发模块级的验证组件；
3.用Verilog、SystemVerilog以及各种验证方法学（覆盖率模型，带约束的随机向量生成等）
进行模块以及系统级的验证
任职要求：
1.微电子或电子类相关专业。
2.精通system Verilog 和各种Shell语言（Perl,csh,tcl,sh,etc）
3.熟悉AMBA 总线 协议
4.熟悉EDA工具（VCS/Verdi等）
5.熟悉UVM验证者优先
6.熟练使用perl、python等脚本语言（加分项）